FPGA工程师
FPGA Engineer
开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡
公司Infotree Global Solutions
薪资未公开
工作地点Poland
地域资格限定地区（需当地身份）
时区要求日间重叠约 2 小时，需偶尔早起或晚睡
用工类型Full Time
发布时间今天
数据来源Himalayas
注意地域限制：该职位明确限定在 Poland 招聘。如果你是位于中国大陆的求职者，通常需要当地工作身份才能投递，或需与雇主确认是否接受独立合同（Contractor）形式合作。
作息提示：日间重叠约 2 小时，需偶尔早起或晚睡。
职责：
- 参与基于FPGA设备的高级信号和数据处理算法的开发
- 参与基于HDL的设计开发
- 与软件开发人员协作
- 与系统工程师合作，创建和优化基于FPGA的设计需求
- 协助开发和运行测试和仿真
- 编写技术文档
- 分析硬件描述语言领域的最新技术及可用的FPGA硬件
要求：
• 至少5年FPGA开发经验
• 熟悉各种开发环境
• 熟悉HDL Designer和仿真环境，如 o Vivado o Questa Sim-64 2020.4 – 优先考虑
• 熟悉FPGA接口，如：o PCIE o Ethernet/10G o DDR4
• 具备软件开发经验 – 优先考虑
• 能够独立工作，也能在团队中协作
最初发布于喜马拉雅山
查看英文原文
Duties:
- Participating in the development of advanced signal and data processing algorithms working on FPGA devices
- Participating in development of HDL-based designs
- Collaboration with software developers
- Collaboration with system engineers on creating and refining requirements for FPGA based designs
- Assisting in development and running of tests and simulations
- Preparation of technical documentation
- Analyzing state-of-the-art in the field of hardware description languages and available FPGA hardware
Requirements:
• At least 5 years of experience in FPGA development
• Familiarity with various development environments
• Familiarity with HDL Designer and simulation environments such as o Vivado o Questa Sim-64 2020.4 – an advantage
• Familiarity with FPGA interfaces such as: o PCIE o Ethernet/10G o DDR4
• Additional experience in software development – an advantage
• Ability to work independently as well as in a team
Originally posted on Himalayas
本页面信息整理自 Himalayas，版权归原发布方所有。职位可能随时关闭，投递请以原始页面为准。
本站只做信息聚合展示，不参与招聘流程，也不向求职者收取任何费用。
该公司其他在招职位
Autosar 工程师
开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡
高级 C++/C Android 信息娱乐汽车工程师
开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡
NLP全栈Python/React开发工程师
AI开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡
SW工程师 C++ Aspice FuSa
开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡
蓝牙低功耗调查工程师（Windows）
开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡