FPGA Engineer
开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡
公司Infotree Global Solutions
薪资未公开
工作地点Poland
地域资格限定地区（需当地身份）
时区要求日间重叠约 2 小时，需偶尔早起或晚睡
用工类型Full Time
发布时间今天
数据来源Himalayas
注意地域限制：该职位明确限定在 Poland 招聘。如果你是位于中国大陆的求职者，通常需要当地工作身份才能投递，或需与雇主确认是否接受独立合同（Contractor）形式合作。
作息提示：日间重叠约 2 小时，需偶尔早起或晚睡。
关于本页中文：职位描述由本机离线模型翻译，属机器翻译，供快速判断用；正式沟通与投递请以英文原文为准。官方翻译通道恢复后会自动重译升级。
职责：· 在 FPGA 设备上开发先进的信号和数据处理算法参与 · 在 HDL 基础设计开发中参与 · 与软件开发人员合作 · 与系统工程师合作，为基于 FPGA 的设计创建和精炼要求 ·协助开发和运行测试和模拟 ·编制技术文档 ·分析硬件描述语言和可用的 FPGA 硬件领域最先进的技术需求：•至少5年的 FPGA 开发经验 •熟悉各种开发环境 •熟悉 HDL 设计师和模拟环境，如 vivado o Questa Sim-64 2020.4 一个优势 •熟悉 FPGA 界面，例如：oPCIE oEthernet/10G oDDR4 •在软件开发方面有额外的经验
查看英文原文
Duties:
- Participating in the development of advanced signal and data processing algorithms working on FPGA devices
- Participating in development of HDL-based designs
- Collaboration with software developers
- Collaboration with system engineers on creating and refining requirements for FPGA based designs
- Assisting in development and running of tests and simulations
- Preparation of technical documentation
- Analyzing state-of-the-art in the field of hardware description languages and available FPGA hardware
Requirements:
• At least 5 years of experience in FPGA development
• Familiarity with various development environments
• Familiarity with HDL Designer and simulation environments such as o Vivado o Questa Sim-64 2020.4 – an advantage
• Familiarity with FPGA interfaces such as: o PCIE o Ethernet/10G o DDR4
• Additional experience in software development – an advantage
• Ability to work independently as well as in a team
Originally posted on Himalayas
本页面信息整理自 Himalayas，版权归原发布方所有。职位可能随时关闭，投递请以原始页面为准。
本站只做信息聚合展示，不参与招聘流程，也不向求职者收取任何费用。
该公司其他在招职位
Embedded Cybersecurity Architect
开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡
Cybersecurity Embedded C Architect
开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡
NLP Fullstack Python/React Developer
AI开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡
C# Developer with Payment/GRPC background
开发工程限定地区（需当地身份）
Fullstack Java/React Developer
开发工程限定地区（需当地身份）日间重叠约 2 小时，需偶尔早起或晚睡