技术数据集创建（硬件/数字系统）
Technical Dataset Creation (Hardware / Digital Systems)
DATAmundi.ai 正在招募大量初级技术人才，以支持技术数据集创建（硬件/数字系统）。
职位要求
- 应届毕业生或初级硬件/数字设计工程师
- 具有数字系统、硬件设计或相关技术领域的背景
- 能够理解并生成技术文档和成果
地点
· 远程工作 – 接受任何国家的候选人
合作详情
- 预估时薪：约 20 美元/小时
- 预期规模：50–100 名专家
- 项目范围可能在后期缩减，但目前预计需要较高数量的招募
项目概述
该项目的目标是构建一个包含 200,000 张图像的数据集，重点包括：
- 硬件设计
- 数字系统图
每个数据记录包含：
- 1 张图示图像
- 1 个相关的技术成果
数据集在以下两个变体中各占 50%：
变体 1
- 图像 + 相关的 HDL 代码
- 主要语言：
- Verilog
- SystemVerilog
- 支持的标准：
- IEEE 1364
- IEEE 1364-2001 Rev. C
- IEEE 1800-2009
- IEEE 1800-2023
- 可选地，变体 1 中 VHDL 的使用不得超过 10%
变体 2
· 图像 + 英文技术描述，准确解释该图像
图示类别（三类划分）
需在以下类别中保持均衡分布：
- 电路图
- 时序图（波形）
- 状态图（有限状态机）
每类的分布必须控制在 ±3% 的误差范围内。
技术要求
- 至少 60% 的门级图示
- 简单图示不得超过数据集的 30%
- 在此限制内，门级和模块级图示均可接受
- 技术覆盖内容包括：
- 存储芯片
- 处理器
- 数字和逻辑电路
- 可使用行业标准参考（如 AMBA AXI）以确保技术真实性
最初发布于 Himalayas
查看英文原文
DATAmundi.ai is looking to onboard a high volume of junior-level technical resources to support Technical Dataset Creation (Hardware / Digital Systems).
Resource Profile
- Recent graduates or junior-level hardware / digital design engineers
- Background in digital systems, hardware design, or related technical fields
- Ability to understand and produce technical artefacts and documentation
Location
· Remote – open to candidates from any country
Engagement Details
- Indicative hourly rate: ~USD 20/hour
- Expected scale: 50–100 experts
- The scope may be reduced at a later stage, but a relatively high onboarding volume is currently expected
Project Overview
The goal of the project is to build a dataset of 200 000 images focused on:
- hardware design
- digital system diagrams
Each data record consists of:
- 1 diagram image
- 1 associated technical artifact
The dataset is split 50/50 across the following two variants:
Variant 1
- Diagram image + associated HDL code
- Primary languages:
- Verilog
- SystemVerilog
- Supported standards:
- IEEE 1364
- IEEE 1364-2001 Rev. C
- IEEE 1800-2009
- IEEE 1800-2023
- VHDL is permitted for up to 10% of the Variant 1 volume (optional)
Variant 2
· Diagram image + English technical description accurately explaining the diagram
Diagram Categories (3-way split)
A balanced distribution is required across:
- Circuit diagrams
- Timing diagrams (waveforms)
- State diagrams (finite state machines)
Target distribution must remain within ±3% tolerance per category.
Technical Requirements
- At least 60% gate-level diagrams
- Simple diagrams must not exceed 30% of the dataset
- Both gate-level and block-level diagrams are acceptable within these limits
- Technical coverage includes:
- memory chips
- processors
- digital and logical circuits
- Industry-standard references (e.g. AMBA AXI) may be used to ensure technical realism
Originally posted on Himalayas